Jk Flip Flop

MODUL TEKNIK DIGITAL
FLIP-FLOP

B. KOMPETENSI DASAR
Flip Flop

C. TUJUAN PEMBELAJARAN
Setelah mengikuti kegiatan Pembelajaran siswa diharapkan dapat :
• Mengerti dan memahami jenis-jenis dan karakteristik S-R Flip Flop
• Mengerti dan memahami cara membuat rangkaian S-R Flip Flop
• Mengerti dan memahami karakteristik D Flip Flop
• Mengerti dan memahami cara membuat rangkaian D Flip Flop
• Mengerti dan memahami karakteristik J-K Flip Flop
• Mengerti dan memahami cara membuat rangkaian J-K Flip Flop
• Mengerti dan memahami karakteristik T Flip Flop
• Mengerti dan memahami cara membuat rangkaian T Flip Flop

D. URAIAN MATERI

Ahli rekayasa mengelompokkan rangkain logika dalam dua kelompok. Kita telah bekerja dengan rangkaian logika kombinasional dengan gerbang AND, OR, dan NOT. Rangkaian logika kelompok lain adalah rangkaian sekuensial. Rangkaian sekuensial adalah rangkaian logika yang keluarannya tidak hanya tergantung dari kombinasi masukannya melainkan juga tergantung pada kondisi keluaran sebelumnya. Rangkaian sekuensial meliputi peralatan memori, dan pewaktu.
Blok bangunan dasar untuk rangkaian logika kombinasional berupa gerbang logika. Sedangkan blok bangunan untuk rangkaian sekuensial berupa flip-flop (FF).
Jika dilihat dari cara pemicuannya terdapat 4 buah jenis flip-flop. Salah satu jenis flip-flop akan di jelaskan pada bab ini.

A. RANGKAIAN DASAR FLIP -FLOP

Flip-flop dapat dibuat dari dua buah gerbang NAND atau NOR berikut ini:

Gambar Rangkaian dasar flip-flop dengan gerbang NOR

Gambar Rangkaian dasar flip-flop dengan gerbang NAND.

Gambar diatas adalah rangakaian flip flop yang menggunakan gerbang NAND, terdiri dari dua bah masukan pengontrol A dan B, dan dua buah keluaran Q dan Q’. Masukan A dan B ini dikenal sebagai pengontrol tak serempak karena keluarannya segera berubah bila masukannya berubah. Pada tabel kebenaran juga bisa dilihat, bahwa ketika masukan S dan R keduanya 0, maka semua keluaran menjadi 1. Ini disebut keadaan larangan untuk flip flop dan tidak digunakan. Dan ketika masukan S = 0 dan R = 1, maka keluaran Q di set pada logis 1. Ini disebut kondisi set. Dan sebaliknya pada kodisi S = 1 dan R = 0, maka keluaran di reset. Ini disebut kondisi reset.

B. RS FLIP -FLOP DENGAN CLOCK
Dengan menambah beberapa gerbang pada bagian input rangkaian dasar, flip-flop tersebut hanya dapat merespon input selama terdapat clock pulsa. Output dari flip-flop tidak akan berubah selama clock pulsanya 0 meskipun terjadi perubahan pada inputnya. Output flip-flop hanya akan be rubah sesuai dengan perubahan inputnya jika clock pulsa bernilai 1.

Gambar RS flip-flop dengan clock.

R-S atau S-R flip flop adalah tipe flip flop yang mempunyai masukan tak sinkron S (Set) atau R (Reset) atau keduanya, dan keluaran Q dan Q’. Masukan R dan S pada rangkaian flip flop dapat disinkronkan dengan menambahkan masukan clock pada rangkaian seperti pada gambar diatas. Keluaran Q tidak dapat merespon masukan S dan R sebelum ada masukan clock.

Konsep Flip-flop RS yang harus diingat adalah sbb:
1. R dan S keduanya rendah berarti keluaran y tetap berada pada keadaan terakhirnya secara tak terbatas akibat adanya aksi penggrendelan internal.
2. Masukan S yang tinggi mengeset keluaran y ke 1, kecuali jika keluaran ini memang telah berada pada keadaan tinggi. Dalam hal ini keluaran tidak berubah, walaupun masukan S kembali ke keadaan rendah.
3. Masukan R yang tinggi mereset keluaran y ke 0, kecuali jika keluaran ini memang telah rendah. Keluaran y selanjutnya tetap pada keadaan rendah, walaupun masukan R kembali ke keadaan rendah.
4. Memberikan R dan S keduanya tinggi pada saat yang sama adalah terlarang karena merupakan pertentangan (Kondisi ini mengakibatkan masalah pacu, yang akan dibahas kemudian).

C. FLIP FLOP D
Simbol logika untuk flip flop D diperlihatkan gambar. Flip flop D hanya mempunyai satu masukan data dan satu masukan clock. Flip flop D sering disebut flip flop tunda. Kata tunda menggambarkan apa yang terjadi pada data, atau pada informasi masukan D. Data (0 atau 1) ditunda 1 pulsa clock dari pemasukannya sampai keluaran Q. Tabel dibawah ini menunjukkan tabel kebenaran dari flip flop D yang telah disederhanakan.

MASUKAN KELUARAN
D Qn+1
0 0
1 1

Perhatikan bahwa keluaran Q sama dengan masukan D sesudah satu pulsa clock (lihat kolom Qn+1).
Flip flop D dapat dibentuk dari flip flop S-R yang berdetak dengan menambahkan satu gerbang NOT, seperti gambar dibawah ini. Umumnya anda akan menggunakan flip flop D yang dimasukkan ke sebuah IC.

Terdapat berbagai cara untuk merancang flip-flop D. Pada dasarnya, flip-flop D merupakan multivibrator bistabil yang masukan D nya ditransfer ke keluaran setelah diterimanya sebuah pulsa lonceng.

Gambar Rangkaian flip-flop D

D. FLIP FLOP J-K
Flip flop J-K merupakan flip flop universal dan digunakan paling luas, memiliki sifat dari semua flip flop jenis lain. Simbol logika dari flip flop J-K dapat dilihat pada gambar.

Gambar memperlihatkan salah satu cara untuk membangun sebuah flip-flop JK, J dan K disebut masukan pengendali karena menentukan apa yang dilakukan oleh flip-flop pada saat suatu pinggiran pulsa positif tiba. Rangkaian RC mempunyai tetapan waktu yang sangat pendek; hal ini mengubah pulsa lonceng segiempat menjadi impuls sempit. Pada saat J dan K keduanya 0, y tetap pada nilai terakhirnya.
Pada saat J rendah dan K tinggi, gerbang atas tertutup, maka tidak terdapat kemungkinan untuk mengeset flip-flop. Pada saat y adalah tinggi, gerbang bawah melewatkan pemicu reset segera setelah pinggiran pulsa lonceng positif berikutnya tiba. Hal ini mendorong y menjadi rendah . Oleh karenanya J = 0 dan K=1 berarti bahwa pinggiran pulsa lonceng positif berikutnya akan mereset flip-flopnya.
Pada saat J tinggi dan K rendah, gerbang bawah tertutup dan pada saat J dan K keduanya tinggi, kita dapat mengeset atau mereset flip-flopnya.

Tabel Kebenaran Flip Flop J-K
CLK J K y
0
?
?
? 0
0
1
1 0
1
0
1 Keadaan terakhir
0
1
Keadaan terakhir

D. Flip-flop JK Utama/Pembantu (JK Master/Slave Flip-Flops)
Gambar memperlihatkan salah satu cara membangun sebuah flip-flop JK utama/pembantu (JK master/slave flip-flop), suatu cara lain untuk menghindarkan pacu. Cara kerjanya adalah sebagai betikut. Pertama, flip-flop utama terpicu-pinggiran-positif dan flip-flop pembantu terpicu-pinggiran-negatif. Oleh karenanya, flip-flop utama memberikan tanggapan terhadap masukan-masukan J dan K nya sebelum flip-flop pembantu. Jika J=1 dan K=0, flip-flop utama diset pada saat pinggiran pulsa lonceng positif tiba. Keluaran y yang tinggi dari flip-flop utama mendrive masukan J pada flip-flop pembantu, maka pada saat pinggian pulsa lonceng negatif tiba, flip-flop pembantu diset, menyamai kerja flip-flop utama.
Jika J=0 dan K=1, flip-flop utama direset pada saat pinggiran naik pulsa lonceng tiba. Keluaran y yang tinggi dari flip-flop utama menuju ke masukan K pada flip-flop pembantu. Oleh karenanya, kedatangan pinggiran turun pulsa lonceng mendorong flip-flop pembantu untuk reset. Seklai lagi, flip-flop pembantu menyamai kerja flip-flop utama.
Jika masukan J dan K pada flip-flop utama adalah tinggi, maka flip-flop ini toggle pada saat pinggiran pulsa lonceng positif tiba sedang flip-flop pembantu toggle pada saat pinggiran pulsa lonceng negatif tiba. Dengan demikian, apapun yang dilakukan oleh flip-flop utama, akan dilakukan pula oleh flip-flop pembantu: jika flip-flop utama diset, flip-flop pembantu diset; jika flip-flop utama direset, flip-flop pembantu direset pula.

Gambar Master Slave J-K Flip-flop

E. FLIP FLOP T

Flip flop T atau flip flop toggle adalah flip flop J-K yang kedua masukannya (J dan K) digabungkan menjadi satu sehingga hanya ada satu jalan masuk. Karakteristik dari flip flop ini adalah kondisi dari keluaran akan selalu toogle atau selalu berlawanan dengan kondisi sebelumnya apabila diberikan masukan logika 1. Sementara itu kondisi keluaran akan tetap atau akan sama dengan kondisi keluaran sebelumnya bila diberi masukan logika 0.

Qn T Qn+1
1 1 0
0 1 1
1 0 0
0 0 0

T Qn+1
0 Qn
1 /Qn

Pada saat T = 0 maka Qn+1 = Qn
Pada saat T = 1 maka Qn+1 = /Qn

F. PEMICUAN FLIP FLOP

Pada flip flop untuk menyerempakkan masukan yang diberikan kepada kedua masukannya maka diperlukan sebuah clock untuk memungkinkan hal itu terjadi. Clock disini yang dimaksud adalah sinyal pulsa yang beberapa kondisinya dapat digunakan untuk memicu flip flop untuk bekerja. Ada beberapa kondisi clock yang bisa digunakan untuk menyerempakkan kerja flip flop yaitu :
• Tepi naik : yaitu pada saat perubahan sinyal clock dari logika rendah (0) ke logika tinggi (1)
• Tepi turun : yaitu pada saat perubahan sinyal clock dari logika tinggi (1) ke logika rendah (0)
• Logika tinggi : yaitu pada saat sinyal clock berada dalam logika tinggi (1)
• Logika rendah : yaitu pada saat sinyal clock berada dalam logika rendah (0)

Simbol-simbol Pemicuan

TABEL EKSITASI FLIP-FLOP

Dibawah ini adalah karakteristik tabel dari berbagai type flip-flop. Nilai X menandakan bahwa nilainya dapat diisi kedua-duanya yaitu 0 dan 1.

S-R Flip Flop D Flip Flop
Q (t) Q (t+1) S R Q (t) Q (t+1) D
0 0 0 X 0 0 0
0 1 1 0 0 1 1
1 0 0 1 1 0 0
1 1 X 0 1 1 1

J-K Flip Flop T Flip Flop
Q (t) Q (t+1) J K Q (t) Q (t+1) T
0 0 0 X 0 0 0
0 1 1 X 0 1 1
1 0 X 1 1 0 1
1 1 X 0 1 1 0